전자_공돌이

모델심을 이용하여 AND, OR, NOT, NAND, NOR 게이트들을 선언하고 테스트해 보겠습니다.

1.파일 - New - project 에 들어간다.

2.프로젝트 이름을 설정해 준다. ex) GATE

3. 첫 번째에 있는 Create New File 을 눌러 파일을 2개 만들어 준다.

1)  GATE.v

2)  tb.v

주의할 점 : 빨간색 네모칸을 Verilog로 변경해 준다

4. 밑에 사진처럼 두 개가 추가 되었다. 베릴로그 코드를 입력해 주자.

5. 더블 클릭 후 -> 각각 코드 추가해 주기

tb.v에 추가할 코드

GATE.v에 추가할 코드

(둘 다 같은 코드여서 둘 중 아무거나 넣으셔도 됩니다)

6. 코드 작성 후 컴파일해주기

우 클릭 - Compile - Comlile All (물음표가 체크 표시가 되면 컴파일이 잘 된 겁니다)

7. 시뮬레이션 돌리기.

툴 상단에 잇는  simulate - start simulation

8. Start Simulation 창

자신이 지정한 파일 - 새로 만든 tb.v 선택 - OK

9. wave form 보기위해 추가

컨트롤 + 클릭으로 입출력 값 선택 - 우클릭 - Add Wave New 클릭

10. 시뮬레이션 확인

시뮬레이션 창 상단에 빨간 동그라미 부분 누르면서 파형 확인

11. 시뮬레이션 창 닫기

창 상단에 simulate - End simulation 클릭

다른 gate들도 확인하려면 시뮬레이션에 나와서 빨간색 동그라미인 Project에 들어가 gate.v 부분을 변경해 주시면 됩니다.

TB.v는 변경하실 필요 없습니다.

하단에 gate.v에 변경할 다른 코드들 붙여 놓겠습니다 참고하세요~

OR GATE

NOT GATE

NAND GATE

NOR GATE

지금까지 모델심을 이용하여 AND, OR, NOT, NAND, NOR 게이트들을 선언하고 테스트해보았습니다. 감사합니다!